



第五章 常用集成时序逻辑器件及应用

本章主要内容

- 集成计数器
- 集成计数器的级联、任意模值计数器
- 集成寄存器
- 典型移位型计数器
- 以MSI为核心的同步时序电路的分析与设计
- 序列码的产生与序列码的检测



5.1 集成计数器

● 计数器的功能及用途

计数器的主要功能是累计输入脉冲的数目。它可以用来计数，分频，此外还可以对系统定时，顺序控制等操作。

● 计数器的分类

按时钟控制方式分类：异步，同步计数器。

按计数功能分类：加法计数，减法计数和可逆计数三大类。

按计数模值来分，有二进制、十进制和任意进制计数器。



按数制分类

名 称	模 值	状态编码方式	自启动情况	
二进制计数器	$M = 2^n$	二进制码	无多余状态, 能自启动	
十进制计数器	$M=10$	BCD码	6个多余状态	检查多 余状态
任意进制计数器	$M < 2^n$	多种方式	$2^n - M$ 个多余状态	
环形计数器	$M=n$	/	$2^n - n$ 个多余状态	
扭环形计数器	$M=2n$	/	$2^n - 2n$ 个多余状态	

注意: n 表示触发器的个数



5.1.1 集成计数器



集成计数器具有功能较完善、通用性强、功耗低、工作速率高且可以自扩展等许多优点，因而得到广泛应用。

目前由TTL和CMOS电路构成的MSI计数器有许多品种，表5-1列出了几种常用TTL型MSI计数器的型号及工作特点。





表5-1 常用TTL型MSI计数器


类型	名 称	型 号	预 置	清 0	工作频率 /MHz
异步 计 数 器	二—五—十 进制计数器	74LS90	异步置9 高	异步 高	32
		74LS290	异步置9 高	异步 高	32
		74LS196	异步 低	异步 低	30
	二—八—十六 进制计数器	74LS293	无	异步 高	32
		74LS197	异步 低	异步 低	30
	双四位二进制计数器	74LS393	无	异步 高	35
同步 计 数 器	十进制计数器	74LS160	同步 低	异步 低	25
		74LS162	同步 低	同步 低	25
	十进制加/减计数器	74LS190	异步 低	无	20
		74LS168	同步 低	无	25
	十进制加/减计数器(双时钟)	74LS192	异步 低	异步 高	25
	四位二进制计数器	74LS161	同步 低	异步 低	25
		74LS163	同步 低	同步 低	25
	四位二进制加/减计数器	74LS169	同步 低	无	25
		74LS191	异步 低	无	20
	四位二进制加/减计数器 (双时钟)	74LS193	异步 低	异步 高	25





5.1.1 集成计数器

一、同步二进制计数器74161

●74161逻辑符号




74161 是同步加1计数器，具有同步置数和异步清零的功能。计数范围从0000 到1111循环。



(b)

传统逻辑符号




●控制端

- ①异步清0端 $Cr (\overline{CLR})$: 低电平有效与CP无关
- ②同步预置端 $LD (\overline{LD})$: 低电平有效
- ③计数允许控制端P、T: 高电平有效
- ④置数输入端 A、B、C、D: CP上升沿置数有效
- ⑤计数脉冲输入端: CP上升沿有效



●74161功能表



输 入									输 出			
CP	Cr	LD	P	T	D	C	B	A	Q _D	Q _C	Q _B	Q _A
×	0	×	×	×	×	×	×	×	0	0	0	0
↑	1	0	×	×	d	c	b	a	d	c	b	a
↑	1	1	1	1	×	×	×	×	加 1 计数			
×	1	1	0	1	×	×	×	×	保持			
×	1	1	×	0	×	×	×	×	保持 0c=0			

$$Oc = Qd \cdot Qc \cdot Qb \cdot Qa \cdot T$$



●74161功能表

74161是模值为 $16=2^4$
(四位二进制)同步计数器，
具有计数、保持、预置、清0
功能。

CP为计数脉冲输入端，上升沿有效。


Cr为异步清0端，低电平有效，只要Cr=0，立即有 $Q_DQ_CQ_BQ_A=0000$ ，与CP无关。

LD为同步预置端，低电平有效，当Cr=1，LD=0，在CP上升沿来到时，才能将预置输入端D、C、B、A的数据送至输出端，即 $Q_DQ_CQ_BQ_A=DCBA$ 。

P、T为计数器允许控制端，高电平有效，只有当Cr=LD=1，PT=1，在CP作用下计数器才能正常计数。当P、T中有一个为低时，各触发器的J、K端均为0，从而使计数器处于保持状态。P、T的区别是T影响进位输出 O_C ，而P则不影响 O_C 。




● 74161 时序图





二、同步十进制计数器74160

●74160逻辑符号



74160 是同步十进制加1计数器，具有同步置数和异步清零的功能，**控制信号与74161相同**。计数范围从0000 到1001循环。

$$Oc = QdQc\bar{Q}bQaT$$

?



同步集成计数器74163,74160,74162

- 74163和74161逻辑功能基本相同；不同的是，**74161是异步清零，74163是同步清零。**


74163为4位二进制计数器，0~15计数，LD是同步预置端，低有效；Cr是同步清零端，低有效；P和T是保持端；Oc是进位输出信号。

- 74160和74161基本相同，74162和74163基本相同；不同的是，**74160和74162是十进制计数器。**



三、十进制可逆集成计数器74LS192（了解）

逻辑符号



功能表

CP+	CP-	LD	Cr	Q_D	Q_C	Q_B	Q_A
×	×	×	1	0	0	0	0
×	×	0	0	D	C	B	A
↑	1	1	0	加法计数			
1	↑	1	0	减法计数			
1	1	1	0	保持			

特点：①双时钟输入CP+、CP-，上升沿有效。


②异步清0端Cr，高电平有效。

③异步预置控制端LD，低电平有效。

④进位输出 O_C 、借位输出 O_B 分开。



四、二进制可逆集成计数器74LS169（了解）



功能表

CP	$\overline{P}+\overline{T}$	$U/\overline{D}$	LD	Q_D	Q_C	Q_B	Q_A
×	1	×	1	保持			
↑	0	×	0	D	C	B	A
↑	0	1	1	二进制加法计数			
↑	0	0	1	二进制减法计数			

- 特点：
- ① 加减控制型可逆计数器。
 - ② 无清0端，清0靠预置。
 - ③ 进位和借位都为 O_C 。
 - ④ 计数允许端P、T，低电平有效。




5.1.3 任意模值计数器

74161功能表

输 入									输 出			
CP	Cr	LD	P	T	D	C	B	A	Q _D	Q _C	Q _B	Q _A
×	0	×	×	×	×	×	×	×	0	0	0	0
↑	1	0	×	×	d	c	b	a	d	c	b	a
↑	1	1	1	1	×	×	×	×	加 1 计数			
×	1	1	0	1	×	×	×	×	保持			
×	1	1	×	0	×	×	×	×	保持 0c=0			

异步清零

同步置数





5.1.3 任意模值计数器

集成计数器（如74161）
可以加适当反馈电路后构成任
意模值计数器。



5.1.3 任意模值计数器

集成计数器可以加适当反馈电路后构成任意模值计数器。

设计计数器的最大计数值为 N ，若要得到一个模值为 $M (< N)$ 的计数器，则只要在 N 进制计数器的顺序计数过程中，设法使之跳过 $(N-M)$ 个状态，只在 M 个状态中循环就可以了。

通常MSI计数器都有清0、置数等多个控制端，因此实现模 M 计数器的基本方法有两种：一种是反馈清0法(或称复位法)，另一种是反馈置数法(或称置数法)。



5.1.3 任意模值计数器

反馈清0法的基本思想

这种方法的基本思想是：计数器从全0状态 S_0 开始计数，计满 M 个状态后产生清0信号，使计数器恢复到初态 S_0 ，然后再重复上述过程。

具体做法又分两种情况：

- ① 异步清零
- ② 同步清零




5.1.3 任意模值计数器

① 异步清0:

计数器在 $S_0 \sim S_{M-1}$ 共M个状态中工作，当计数器进入SM状态时，利用SM状态进行译码产生清0信号并反馈到异步清0端，使计数器立即返回 S_0 状态。其示意图如图中虚线所示。

由于是异步清0，只要SM状态一出现便立即被置成 S_0 状态，因此SM状态只在极短的瞬间出现，通常称它为“**过渡态**”。在计数器的稳定状态循环中不包含SM状态。






1. 异步清0法

例：用74161实现模M=7计数器。

Qd	Qc	Qb	Qa
0	0	0	0
0	0	0	1
0	0	1	0
0	0	1	1
0	1	0	0
0	1	0	1
0	1	1	0
0	1	1	1





$Cr=M$ 中的“1”与非

$Cr=0$

过渡状态



异步清零的时序波形:






5.1.3 任意模值计数器

② 同步清0。

计数器在 $S_0 \sim S_{M-1}$ 共M个状态中工作，当计数器进入 S_{M-1} 状态时，利用 S_{M-1} 状态译码产生清0信号并反馈到同步清0端，要等下一拍时钟来到时，才完成清0动作，使计数器返回 S_0 。可见，同步清0没有过渡状态，其示意图如图中实线所示。






5.1.3 任意模值计数器

2. 反馈置数法

置数法和清0法不同，由于置数操作可以在任意状态下进行，因此计数器不一定从全0状态 S_0 开始计数。它可以通过预置功能使计数器从某个预置状态 S_i 开始计数，计满M个状态后产生置数信号，使计数器又进入预置状态 S_i ，然后再重复上述过程，其示意图如图所示。






5.1.3 任意模值计数器

2. 反馈置数法

这种方法适用于有预置功能的计数器。对于同步预置的计数器，使置数(LD)有效的信号应从 S_{i+M-1} 状态译出，等下一个CP到来时，才将预置数置入计数器，计数器在 S_i 、 S_{i+1} 、... S_{i+M-1} 共M个状态中循环，如图中实线所示；对于异步预置的计数器，使置数(LD)有效的信号应从 S_{i+M} 状态译出，当 S_{i+M} 状态一出现，即置数信号一有效，立即就将预置数置入计数器，它不受CP控制，所以S状态只在极短的瞬间出现，稳定状态 S_{i+M} 态循环中不包含 S_{i+M} ，如图中虚线所示。






5.1.3 任意模值计数器

综上所述，采用反馈清0法或反馈置数法设计任意模值计数器都需要经过以下三个步骤：

- ① 选择模M计数器的计数范围，确定初态和末态；
- ② 确定产生清0或置数信号的译码状态，然后根据译码状态设计译码反馈电路；
- ③ 画出模M计数器的逻辑电路



实现任意模值计数器的示意图
(a) 清0法； (b) 置数法



2. 同步置数法

例：用74161实现模 $M=7$ 计数器。

(1) 同步置0法

计数状态表1

Qd	Qc	Qb	Qa
0	0	0	0
0	0	0	1
0	0	1	0
0	0	1	1
0	1	0	0
0	1	0	1
0	1	1	0

$L_D=0$

(2) 中间任意 M 个状态计数

计数状态表2

Qd	Qc	Qb	Qa
0	0	0	1
0	0	0	1
0	0	1	0
0	0	1	1
0	1	0	0
0	1	0	1
0	1	1	1

$L_D=0$




计数器模值 (M)

计数状态表1

Qd	Qc	Qb	Qa
0	0	0	0
0	0	0	1
0	0	1	0
0	0	1	1
0	1	0	0
0	1	0	1
0	1	1	0

计数终值
110

LD=计数终值
中的“1”与非



计数初值
000

$$M = \text{计数终值} - \text{计数初值} + 1$$




例：用74161实现模 $M=7$ 计数器。

(3) O_c 端置数法

Qd	Qc	Qb	Qa
1	0	0	1
1	0	1	0
1	0	1	1
1	1	0	0
1	1	0	1
1	1	1	0
1	1	1	1

$O_c = Q_d Q_c Q_b Q_a T$

$L_D = 0$



计数初值D


$$M = \text{计数终值} - \text{计数初值} + 1$$

$$M = 2^4 - D$$

$$M = 2^n - D$$



计数器的计数范围



计数终值
 $=2^n-1$

计数初值D

$$M=2^n-D$$

当 $D=0$ 时



$$M_{\max}=2^n$$

当 $D=2^n-2$ 时

$$M_{\min}=2$$



例：分析以下计数器的计数模值M=？



$M = \text{计数终值} - \text{计数初值} + 1$

$$M = (1000 - 0010 + 1)_2 = 7_{10} \quad M = (1111 - 1001 + 1)_2 = 7_{10}$$

$$M = 2^n - D = 2^4 - 9 = 7$$



采用单片74161设计 $N < M$ 计数器的方法

Methods to implement any module counter using 74161:

- ① Asynchronous (异步) clear (range: $0 \sim M-1$): 过渡态 $Cr=M$
- ② synchronous (同步) loading (range $D \sim L_D$): $L_D=D+M-1$
- ③ Loading by 0c (range $(N-M) \sim (2^n-1)$): $L_D=N_{\max}-M$
- ④ Select any M continuous states: 全译码反馈

$$L_D = (D+M-1) - N_{\max}$$



如何实现模值 M 超过单片集成计数器最大计数模值 N 的计数器？

如果要求实现的模值 M 超过单片计数器的计数范围时，必须将多片计数器级联，才能实现模 M 计数器。

常用的方法有两种：


① 将模 M 分解为 $M=M_1 \times M_2 \times \dots \times M_n$ ，用 n 片计数器分别组成模值为 M_1 、 M_2 、 $\dots$ 、 M_n 的计数器，然后再将它们异步级联组成模 M 计数器。

② 先将 n 片计数器级联组成最大计数值 $N > M$ 的计数器，然后采用整体清 0 或整体置数的方法实现模 M 计数器。



5.1.4 集成计数器的级联

1、异步级联



工作过程:


	C_p	$Q_3 Q_2 Q_1 Q_0$	$CP_2 = RCO_1$	$Q_7 Q_6 Q_5 Q_4$
$RCO_1 = Q_d Q_c Q_b Q_a T$	1	↑ 0000	1	
	2	↑ 0000	1	
		0000.	1	
	15	↑ 101000	1	
	16	↑ 0000	0	
		0000		0001

时钟信号可以取自前一级的进位(或借位)输出，也可直接取自前一级计数器的输出最高位。




5.1.4 集成计数器的级联

1、异步级联





问题：如果异步级联电路如下图，会出现什么问题？




$CLK_2 = RCO_1$

	CLK ₁	Q ₃	Q ₂	Q ₁	Q ₀	CLK ₂	Q ₇	Q ₆	Q ₅	Q ₄
1↑		0	0	0	0	0	0	0	0	0
2↑		0	0	0	1	0	0	0	0	0
						0	0	0	0	0
15↑		1	1	1	0	0	0	0	0	0
16↑		1	1	1	1	1↑	0	0	0	1
		0	0	0	0	0	0	0	0	1



2、同步级联（重点）



$Cp \quad Q_3Q_2Q_1Q_0 \quad T_2=Oc1 \quad Q_7Q_6Q_5Q_4$

工作过程:

$Oc = Q_dQ_cQ_bQ_aT$

1 ↑	0000	0	0000
2 ↑	0001	0	0000
.....		0	0000
15 ↑	1110	0	0000
16 ↑	1111	1	0000
	0000	0	0001

用前一级的进位(借位)输出信号作为下级的工作状态控制信号(计数允许或使能信号)。




图 74161的两种同步级联方式




例：用74161实现模60计数器

① 大模分解法

$$60 = 6 \times 10 = 10 \times 6 = M_1 \times M_2$$

$$M_1 = 2^n - D = 2^4 - 10 = 6$$

$$M_2 = 2^n - D = 2^4 - 6 = 10$$



异步级联

用同步级联如何连接？




例：用74161实现模60计数器

① 大模分解法

$$60 = 6 \times 10 = 10 \times 6 = M_1 \times M_2$$

$$M_1 = 2^n - D = 2^4 - 10 = 6$$



同步级联

这样连接是否正确？用同步级联如何连接？




② 整体置数法

$$M(60) = \text{计数终值}(59) - \text{计数初值}(0) + 1$$

$$59 = (0011 \ 1011)_2$$

$$LD = \overline{Q_B} \overline{Q_A} \overline{Q_D} \overline{Q_B} \overline{Q_A}$$






③ 0c整体置数法

$M = \text{计数终值} - \text{计数初值} + 1$

$LD = \overline{0c}$

$$M = 2^n - D \quad 60 = 2^8 - D \quad D = 2^8 - 60 = 196 = (1100\ 0100)_2$$






④ 整体清0法（思考）。

先将两片74161 同步级联组成 $N=16^2=256$ 的计数器，然后用整体清0法构成模60计数器。

整体清0法（异步），计数范围为 $0 \sim 59$ ，当计到 59 下一个状态 $60 = (0011 \ 1100)_2$ 时，产生整体清0信号。





实现任意模M计数器的方法总结

① 异步清0法

计数范围: $0 \sim M-1$, $Cr = M$ 中的 “1” 与非

② 同步置数法


计数范围: $D \sim D+M-1$, $LD =$ 计数终值中的 “1” 与非

③ 0c同步置数法


计数范围: $2^n - M \sim 2^n - 1$, $LD = \overline{0c}$




实现任意模M计数器的方法总结



(a)



(b)



(c)

模 60 计数器逻辑图□

(a) 大模分解法;

(b) 整体置 0 法;

(c) O_C 整体置数法




表 可编程计数器预置输入数的设置

	异步预置	同步预置
加法计数	预置值 = $N - M - 1$	预置值 = $N - M$
减法计数	预置值 = M	预置值 = $M - 1$



模M计数器= M倍分频器




时钟频率 f_{cp}



练习:


例5-5 图中为可编程分频器，试分别求出 $M=100$ 和 $M=200$ 时的预置值；若 $I_7 \sim I_0 = 01101000$ ，试求 M 值。



如果图中74161芯片改为74160，结果又如何？

**74160**


module 10 (74160)



$$O_C = Q_D Q_C' Q_B' Q_A T$$

$N_{\max} = 10$ (from 0000 to 1001)

Ex.





5.2 集成寄存器和移位寄存器

5.2.1 常用集成寄存器

一类是由多个(边沿触发)D触发器组成的触发型集成寄存器，如74LS171(4D)、74LS175(4D)、74LS174(6D)、74LS273(8D)等。

另一类是由带使能端(电位控制式)D触发器构成的锁存型集成寄存器，如74LS375(4D)、74LS363(8D)、74LS373(8D)等。




5.2 集成寄存器和移位寄存器

5.2.1 常用集成寄存器

边沿触发

4D寄存器

74171逻辑符号



74171功能表


Cr	CP	D	Q^{n+1}	$\overline{Q^{n+1}}$
0	×	×	0	1
1	↑	1	1	0
1	↑	0	0	1
1	0	×	Q	$\bar{Q}$



5.2.1 常用集成寄存器

8D锁存器

74373的逻辑符号



74373功能表


控制 输出	使能 输入	数码	输出
EN 0	EN 1	D	Q_{n+1}
0	1	1	1
0	1	0	0
0	0	×	Q
1	×	×	高阻

电位控制



5.2.2 集成移位寄存器

1. 移位寄存器



$$Q_1^{n+1} = S + RQ = \bar{X} + XQ = X$$

$$Q_2^{n+1} = Q_1$$

$$Q_3^{n+1} = Q_2$$

$$Q_4^{n+1} = Q_3$$



移位寄存器的分类


串入-串出 (serial-in, serial-out)

串入-并出 (serial-in, parallel-out)

并入-并出 (parallel-in, parallel-out)

并入-串出 (parallel-in, serial-out)


左移/右移 (right/left shift register)





2. 四位双向移位寄存器74194

74194逻辑符号




$D_0 \sim D_3$: 并行数码输入端。

C_r : 异步清0端，低电平有效。

S_R 、 S_L : 右移、左移串行数码输入端。


S_1 、 S_0 : 工作方式控制端。



74LS194内部逻辑图



74194功能表




Cr	S ₁	S ₀	CP	S _L	S _R	D ₀	D ₁	D ₂	D ₃	Q ₀	Q ₁	Q ₂	Q ₃
0	×	×	×	×	×	×	×	×	×	0	0	0	0
1	0	0	×	×	×	×	×	×	×	保持			
1	0	1	↑	×	S _R	×	×	×	×	S _R	Q ₀	Q ₁	Q ₂
1	1	0	↑	S _L	×	×	×	×	×	Q ₁	Q ₂	Q ₃	S _L
1	1	1	↑	×	×	a	b	c	d	a	b	c	d
1	×	×	0	×	×	×	×	×	×	保持			



2. 移位寄存器74LS194的应用

(1) 实现串-并转换

在数字系统中，信息的传播通常是串行的，而处理和加工往往是并行的，因此经常要进行输入、输出的串、并转换。




计算机接收串行数据



2. 移位寄存器74LS194的应用

(1) 实现串-并转换

■ 分析：实现串行数据输入 - 并行数据输出的原理





例: 7 位串入/并出转换电路。

1 Cr

2 S₁

3 S₀

4 S₂

5 S₃

6 S₄

7 S₅

CP

74LS194

Q_A

Q_B


Q_C


Q_D



computer

7位并行数据输出 $Q_0 \sim Q_6$








CP	Q ₀	Q ₁	Q ₂	Q ₃	Q ₄	Q ₅	Q ₆	Q ₇	操作
0	0	0	0	0	0	0	0	0	清0
1	0	1	1	1	1	1	1	1	置数
2	D ₆	0	1	1	1	1	1	1	Shift right for 7 times
3	D ₅	D ₆	0	1	1	1	1	1	
4	D ₄	D ₅	D ₆	0	1	1	1	1	
5	D ₃	D ₄	D ₅	D ₆	0	1	1	1	
6	D ₂	D ₃	D ₄	D ₅	D ₆	0	1	1	
7	D ₁	D ₂	D ₃	D ₄	D ₅	D ₆	0	1	
8	D ₀	D ₁	D ₂	D ₃	D ₄	D ₅	D ₆	0	
9	0	1	1	1	1	1	1	1	置数



(2) 实现并-串转换

例: 7 位并入/串出转换电路。






CP	Q0	Q1	Q2	Q3	Q4	Q5	Q6	Q7	操作
1	0	d1	d2	d3	d4	d5	d6	d7	置数
2	1	0	d1	d2	d3	d4	d5	d6	右移 7个 时钟
3	1	1	0	d1	d2	d3	d4	d5	
4	1	1	1	0	d1	d2	d3	d4	
5	1	1	1	1	0	d1	d2	d3	
6	1	1	1	1	1	0	d1	d2	
7	1	1	1	1	1	1	0	d1	
8	1	1	1	1	1	1	1	0	
9	0	d1	d2	d3	d4	d5	d6	d7	置数



2. 移位寄存器74LS194的应用

(3) 构成移位型计数器

一般移位型计数器的实现框图



移位型计数器的次态
方程特点:

$$Q_i^{n+1} = Q_{i-1} \quad i \geq 1$$

$$Q_0^{n+1} = f(Q_{m-1}, Q_{m-2}, \dots, Q_0)$$

m 为移位寄存器的位数




① 环形计数器

次态方程:


$$Q_i^{n+1} = Q_{i-1} \quad i \geq 1$$

$$Q_0^{n+1} = Q_{m-1}$$



m 为移位寄存器的位数





这样的电路存在什么问题呢?



有效循环状态
转移图





电路不能自启动!








如何实现环型计数器的自启动?




有效循环

Q_A	Q_B	Q_C	Q_D	S_R	Q_A^{n+1}	Q_B^{n+1}	Q_C^{n+1}	Q_D^{n+1}
0	0	0	0	1	1	0	0	0
0	0	0	1	1	1	0	0	0
0	0	1	0	0	0	0	0	1
0	0	1	1	0	0	0	0	1
0	1	0	0	0	0	0	1	0
0	1	0	1	0	0	0	1	0
0	1	1	0	0	0	0	1	1
0	1	1	1	0	0	0	1	1
1	0	0	0	0	0	1	0	0
1	0	0	1	0	0	1	0	1
1	0	1	0	0	0	1	0	1
1	0	1	1	0	0	1	0	1
1	1	0	0	0	0	1	1	0
1	1	0	1	0	0	1	1	0
1	1	1	0	0	0	1	1	1
1	1	1	1	0	0	1	1	1



$$S_R = m_0 + m_1 = \overline{Q_A} \overline{Q_B} \overline{Q_C} = \overline{Q_A + Q_B + Q_C}$$



具有自启动的
环形计数器



有效循环状态图





环形计数器的特点:

- a. 次态方程为 $Q_i^{n+1} = Q_{i-1} \quad i \geq 1$
 $Q_0^{n+1} = Q_{m-1} \quad m \text{ 为移位寄存器的位数}$
- b. 最大的模值 $M_{max} = m$

- n -位能自启动的环型计数器有 n 个有效状态， $2^n - n$ 个无效状态；
- 通常，用一个 $(n-1)$ -输入的NOR门，即可将一个不能自启动的 n 位环型计数器修改成能够自启动；
- 环型计数器的有效状态特点是每个时钟周期只有一个输出端为1（或0）。



扭环计数器

扭环计数器(也称循环码或约翰逊计数器)。

n 位扭环计数器由 n 位移存器组成，其反馈逻辑方程为



$$D_1 = \overline{Q_n}$$

n 位移存器可以构成 $M=2^n$ 计数器，无效状态为 $(2^n - 2n)$ 个。扭环计数器的状态按循环码的规律变化，即相邻状态之间仅有一位代码不同，因而不会产生竞争、冒险现象，且译码电路也比较简单。

图7-25是由74LS194构成的四位扭环计数器和它的状态图。它有一个无效循环，不能自启动。


$$Q_i^{n+1} = Q_{i-1} \quad i \geq 1$$



$$Q_0^{n+1} = \overline{Q}_{m-1}$$





(2) 扭环计数器 (也称循环码或约翰逊计数器)

$Q_A Q_B Q_C Q_D$



自启动?



扭环计数器的特点:

a. 次态方程为
$$Q_i^{n+1} = Q_{i-1} \quad i \geq 1$$
$$Q_0^{n+1} = \overline{Q_{m-1}} \quad m \text{ 为移位寄存器的位数}$$

b. 最大的模值 $M_{max} = 2m$

- n -位能自启动的扭环计数器有 $2n$ 个有效状态， $2^n - 2n$ 个无效状态；
- 通常，用一个2-输入的与门（或NOR），即可将一个不能自启动的 n 位扭环计数器修改成能够自启动，预置的状态为 $01 \dots 1$ （或 $10 \dots 0$ ），当前状态特点为 $1x \dots x1$ （或 $0x \dots x0$ ）；
- 扭环计数器的状态按循环码的规律变化，即相邻状态之间仅有一位代码不同，因而不会产生竞争、冒险现象。



5.3 序列信号的产生与检测电路设计

序列信号发生器是能够循环产生一组或多组序列信号的时序电路，它可以用移位寄存器或计数器构成。序列信号的种类很多，按照序列循环长度 M 和触发器数目 n 的关系一般可分为三种：

- ① 最大循环长度序列码， $M=2^n$ 。
- ② 最长线性序列码(m 序列码)， $M=2^n-1$ 。
- ③ 任意循环长度序列码， $M<2^n$ 。



5.3 序列信号的产生与检测电路设计

序列信号发生器: 能够循环产生一组或多组序列信号的时序电路。


周期序列信号: 110101110101...110101

110101序列信号的长度 $M=6$



1. 反馈移位型序列信号发生器

反馈移位型序列码发生器的结构框图如图所示，它由移位寄存器和组合反馈网络组成，从寄存器的某一输出端可以得到周期性的序列码。其设计按以下步骤进行：



① 根据给定序列信号的循环长度 M ，确定移位寄存器位数 n ， $2^{n-1} < M \leq 2^n$ 。

② 确定移位寄存器的 M 个独立状态。

将给定的序列码按照移位规律每 n 位一组，划分为 M 个状态。若 M 个状态中出现重复现象，则应增加移位寄存器位数。用 $n+1$ 位再重复上述过程，直到划分为 M 个独立状态为止。



1. 反馈移位型序列信号发生器

③ 根据M个不同状态列出移存器的态序表和反馈函数表，求出反馈函数F的表达式。

④ 检查自启动性能。

⑤ 画逻辑图。



例：设计一个产生100111序列的反馈移位型序列信号发生器。

解：①确定移存器位数 n ，因 $M=6$ ，故 $n \geq 3$ 。

②确定移存器的6个独立状态(左移)。

100、001、011、111、111、110



因111是两个相同的状态，扩展 $n=4$

1001、0011、0111、1111、1110、1100



③ 列移寄存器的态序表和反馈函数表

1001、0011、0111、1111、1110、1100



Q_0	Q_1	Q_2	Q_3	S_L
1	0	0	1	1
0	0	1	1	1
0	1	1	1	1
1	1	1	1	0
1	1	1	0	0
1	1	0	0	1

Q_0Q_1	00	01	11	10
Q_2Q_3	×	×	1	×
00	×	×	1	×
01	×	×	×	1
11	1	1	0	×
10	×	×	0	×
S_L				




④ 求出反馈函数 S_L

Q_0Q_1	00	01	11	10
Q_2Q_3				
00	×	×	1	×
01	×	×	×	1
11	1	1	0	×
10	×	×	0	×

S_L

$$F(S_L) = \overline{Q_0} + \overline{Q_2} = \overline{Q_0Q_2}$$

⑤ 检查自启动性能?






⑤检查自启动性能？

Q_0Q_1	00	01	11	10
Q_2Q_3				
00	×	×	1	×
01	×	×	×	1
11	1	1	0	×
10	×	×	0	×

S_L

$$F(S_L) = \overline{Q}_2 + \overline{Q}_0Q_3$$






⑥画逻辑电路

a. 反馈网络采用SSI (小规模集成电路) 门

$$S_L = Q_2 + Q_0 \overline{Q_3}$$

$Q_0 Q_1$	00	01	11	10
$Q_2 Q_3$				
00	×	×	1	×
01	×	×	×	1
11	1	1	0	×
10	×	×	0	×

S_L





b. 反馈网络采用MSI器件

用4选1器件实现 S_L

Q_0Q_1	00	01	11	10
Q_2Q_3				
00	×	×	1	×
01	×	×	×	1
11	1	1	0	×
10	×	×	0	×

S_L

Q_0Q_1	00	01	11	10
Q_2Q_3				
00	1	1	1	1
01	1	1	1	1
11	1	1	0	0
10	0	0	0	0

S_L

$$Q_0Q_2 \rightarrow A_1A_0$$

$$D_0 = D_2 = 1$$

$$D_1 = Q_3 \quad D_3 = 0$$




⑥画逻辑电路

$$Q_0Q_2 \text{---} A_1A_0$$

$$D_0=D_2=1$$


$$D_1=Q_3 \quad D_3=0$$





2. 计数型序列码发生器

实现逻辑框图： 实现步骤：



①根据序列信号长度M，设计模M计数器，状态自定；

② 按计数器的状态转移关系和序列码的要求设计组合输出网络。由于计数器的状态设置和输出序列没有直接关系，因此这种结构对于输出序列的更改比较方便，而且还能同时产生多组序列码。

③画出逻辑电路图。




例：设计一个能同时产生两组序列码的双序列码发生器，要求两组序列码分别为： $Z1 - 110101$ ， $Z2 - 010110$ 。

解：(1) 根据序列确定计数器的模值

$$M=6$$

(2) 确定计数器的M个计数状态

选74161计数器





(3) 列出组合输出电路的真值表

$$Z_1 - 110101, \quad Z_2 - 010110$$

Q_C	Q_B	Q_A	Z_1	Z_2
0	0	1	1	0
0	1	0	1	1
0	1	1	0	0
1	0	0	1	1
1	0	1	0	1
1	1	0	1	0

(4) 用3-8译码器和与非门实现组合电路

$$Z_1 = \Sigma (1, 2, 4, 6)$$

$$Z_2 = \Sigma (2, 4, 5)$$




(5) 画逻辑电路图

Q_C	Q_B	Q_A	Z_1	Z_2
0	0	1	1	0
0	1	0	1	1
0	1	1	0	0
1	0	0	1	1
1	0	1	0	1
1	1	0	1	0

$$Z_1 = \Sigma (1, 2, 4, 6)$$

$$Z_2 = \Sigma (2, 4, 5)$$






选74194实现计数器

(1) 用74LS194设计一个能自启动的模6扭环计数器

(2) 列出组合输出电路的真值表

$Z_1 - 110101$, $Z_2 - 010110$




$Z_1 = \Sigma (0, 1, 4, 7)$ $Z_2 = \Sigma (3, 4, 7)$

	Q_0	Q_1	Q_2	Z_1	Z_2
m_0	0	0	0	1	0
m_4	1	0	0	1	1
m_6	1	1	0	0	0
m_7	1	1	1	1	1
m_3	0	1	1	0	1
m_1	0	0	1	1	0

(3) 用3-8译码器和与非门实现组合电路

$$Z_1 = \Sigma (0, 1, 4, 7)$$

$$Z_2 = \Sigma (3, 4, 7)$$





序列码发生器两种方法比较

移位型:

- ①根据序列信号长度 M , 确定移存器位数 n 。
- ②确定移存器的 M 个独立状态。
- ③根据 M 个状态列出移存器的态序表和反馈函数表, 求出反馈函数 S_R (S_L)。
- ④检查自启动性能。


缺点: 设计过程较复杂, 只能产生一个序列。

计数器型:

- ①根据序列信号长度 M , 设计模 M 计数器, 状态自定;
 - ②按计数器的状态转移关系和序列码的要求设计组合输出电路;
- 优点: 设计过程简单, 可同时产生多个序列。




例: 给定元器件74161计数器一个，8选1数选器一个，SSI门电路若干。利用给定元器件试设计一个能产生如图所示输出波形的电路，并画出电路图。






设计分解



- (1) U_{01} 输出波形是: 每来 7 个 U_i 输入脉冲输出一个脉冲, 即 U_{01} 是 U_i 输入脉冲的 7 分频;
- (2) U_{02} 波形可认为是 0100110 序列码;
- (3) 设计一个模 7 计数器, 列出 U_{01} , U_{02} 与计数状态的关系;



U_{01} , U_{02} 与模7计数状态的关系



Q_C	Q_B	Q_A	U_{01}	U_{02}
0	0	0	1	0
0	0	1	0	1
0	1	0	0	0
0	1	1	0	0
1	0	0	0	1
1	0	1	0	1
1	1	0	0	0

$$(1) U_{01} = \overline{Q_C + Q_B + Q_A} U_i$$

(2) U_{02} 用8选1数选器实现


$$U_{02} = [Q_C Q_B Q_A] [0100110\mathbf{0}]^T$$



实现电路逻辑图

$$(1) U_{01} = \overline{Q_C + Q_B + Q_A} U_i$$


$$(2) U_{02} \text{ 用 8 选 1 数选器实现}$$
$$U_{02} = [Q_C Q_B Q_A] [01001100]^T$$





3. 序列码检测

实现逻辑框图



例: 设计一个序列码检测电路, 输入序列与输出的关系为:


x	0	1	1	0	1	1	0	1	0	1	0	1	1	0	1	0
z	0	0	0	0	1	0	0	1	0	0	0	0	0	0	1	0



设计考虑

x	0	1	1	0	1	1	0	1	0	1	0	1	1	0	1	0
z	0	0	0	0	1	0	0	1	0	0	0	0	0	0	1	0

- (1) 可重叠的1101序列检测;
- (2) 至少需要3位移位寄存器存前3位110;
- (3) 检测标志的表达式: $Z=Q_2Q_1\overline{Q_0}X$
- (4) 用74194实现逻辑电路。






如何考虑设计不可重叠的序列检测

x	0	1	1	0	1	1	0	1	0	1	0	1	1	0	1	0
z	0	0	0	0	1	0	0	0	0	0	0	0	0	0	1	0

不可重叠

可重叠



注意：检测到序列后要修改移位寄存器的内容为第一位的反(非)。





例5-11 用74194设计一个Mealy型1101序列信号检测电路，要求：

- (1) 输入序列X可以重叠，输出标志 $Z=1$ ；
- (2) 输入序列X不重叠，输出标志 $Z=1$ 。

解：


- (1) Mealy型1101序列可重叠
只需要3位移寄存器






(2) Mealy型1101序列，不重叠

$$Z = X\overline{Q_0}Q_1Q_2$$



可重叠1101检测电路



不重叠，在 $Z=1$ 时，置数使移位寄存器的存储内容清除。





例5-12 用74194设计一个Moore型0110序列信号检测电路，要求：

- (1) 输入序列X可以重叠，输出标志Z=1；
- (2) 输入序列X不重叠，输出标志Z=1。


解：(1) Moore型0110序列可重叠需要4位移寄存器

(2) 不重叠, 在Z=1时，置数使移位寄存器的前3位存储内容清除，同时X置入Q0。





问题：序列码检测电路如图所示，该电路检测的序列是什么？
是否可重叠？




序列是1011101

不重叠




5.4 以MSI为核心的同步时序电路分析

时序电路的分析步骤:



例：分析同步时序电路。




写表达式:

$$L_D = Q_B \quad P = T = 1$$

$$A = 0 \quad B = 1 \quad C = Q_C \quad D = Q_D$$



列状态转移表



$$L_D = Q_B \quad P = T = 1$$

$$D = Q_D \quad C = Q_C \quad B = 1 \quad A = 0$$

功能：模M=12计数器

Q_D	Q_C	Q_B	Q_A	LD	操作
0	0	0	0	0	置
0	0	1	0	1	计
0	0	1	1	1	计
0	1	0	0	0	置
0	1	1	0	1	计
0	1	1	1	1	计
1	0	0	0	0	置
1	0	1	0	1	计
1	0	1	1	1	计
1	1	0	0	0	置
1	1	1	0	1	计
1	1	1	1	1	计



D=0 C=X B= $\overline{X}$ A=1

$$(1111)_2 = 15_{10}$$

计数器模值 $M = \text{终值} - \text{初值} + 1$


X=0 初值=0011

X=1 初值=0101

$$M = 1111 - 0011 + 1 = 13_{10}$$
$$M = 1111 - 0101 + 1 = 11_{10}$$



例：分析如图所示逻辑电路。




$$S_L = [Q_1 Q_2 Q_3] [D_0 D_1 D_2 D_3 D_4 D_5 D_6 D_7]^T$$
$$= [Q_1 Q_2 Q_3] [1 \ X \ \bar{X} \ 1 \ 1 \ \bar{X} \ X \ 0]^T$$

$$Z = Q_3$$

开始时： $S_1=1 \ S_0=1$

置数： $Q_1 Q_2 Q_3 = 111$

开始后： $S_1=1 \ S_0=0$ 左移



列状态表

X	Q ₁	Q ₂	Q ₃	S _L	Z
0	1	1	1	D7=0	1
0	1	1	0	D6=X=0	0
0	1	0	0	D4=1	0
0	0	0	1	D1=X=0	1
0	0	1	0	D2=X=1	0
0	1	0	1	D5=X=1	1
0	0	1	1	D3=1	1
1	1	1	1	D7=0	1
1	1	1	0	D6=X=1	0
1	1	0	1	D5=X=0	1
1	0	1	0	D2=X=0	0
1	1	0	0	D4=1	0
1	0	0	1	D1=X=1	1
1	0	1	1	D3=1	1

$$S_L = [Q_1 Q_2 Q_3] [1 \ X \ \overline{X} \ 1 \ 1 \ \overline{X} \ X \ 0]^T$$

$$Z = Q_3$$

功能分析:

该电路为可控序列码发生器,

当X=0时, 产生1001011序列,

当X=1时, 产生1010011序列。



本章作业！

5-3—5-5

5-7—5-10

5-12—5-28



本章完，谢谢大家！






异步集成计数器74LS90 (了解)


74LS90是二—五—十进制异步计数器。

74LS90功能表



输 入			输 出		功 能
R_{01}	R_{02}	S_{91} S_{92}	CP_1 CP_2	Q_D Q_C Q_B Q_A	
1	1	0 $\times$	$\times$ $\times$	0 0 0 0	异步清 0
1	1	$\times$ 0	$\times$ $\times$	0 0 0 0	
$\times$	$\times$	1 1	$\times$ $\times$	1 0 0 1	异步置 9
$R_{01}R_{02}=0$		$S_{91}S_{92}=0$		$\downarrow$ $\times$ $\times$ $\downarrow$ $\downarrow$ Q_A Q_D $\downarrow$	计 数
				二进制	
				五进制	
				8421BCD 码	
				5421BCD 码	




传统逻辑符号



结构框图



(a)



(b)


74LS90构成十进制计数器的两种接法

(a) 8421 BCD码接法; (b) 5421 BCD码接法


各
种
实
现
数。

CP₂的
，即
制计

● 实现十进制计数有两种接法。图 (a) 是8421 BCD码接法，先模2计数，后模5计数，由 Q_D 、 Q_C 、 Q_B 、 Q_A 输出8421 BCD码，最高位 Q_D 作进位输出。图 (b) 是5421 BCD码接法，先模5计数，后模2计数，由 Q_A 、 Q_D 、 Q_C 、 Q_B 输出5421 BCD码，最高位 Q_A 作进位输出，波形对称。



(a)



(b)

74LS90构成十进制计数器的两种接法
(a) 8421 BCD码接法; (b) 5421 BCD码接法

两种十进制计数器接法的态序表

CP 顺序	8421 BCD 码计数				5421 BCD 码计数				十进制
	Q_D	Q_C	Q_B	Q_A	Q_A	Q_D	Q_C	Q_B	
0	0	0	0	0	0	0	0	0	0
1	0	0	0	1	0	0	0	1	1
2	0	0	1	0	0	0	1	0	2
3	0	0	1	1	0	0	1	1	3
4	0	1	0	0	0	1	0	0	4
5	0	1	0	1	1	0	0	0	5
6	0	1	1	0	1	0	0	1	6
7	0	1	1	1	1	0	1	0	7
8	1	0	0	0	1	0	1	1	8
9	1	0	0	1	1	1	0	0	9



【例】设计一个产生 1101000101 序列码的计数型序列码发生器。

解：

① 因 $M=10$ ，可选用 74161 设计一个模 10 计数器，并采用 Q_C 置数法来实现，有效状态为 0110⁻1111。

② 设计组合输出网络。根据计数状态和输出序列的对应关系，列出真值表如表 7-21 所示。Z 输出的卡诺图如图 7-33 (a) 所示，若采用 8 选 1 MUX 实现逻辑函数，则可求得

$$Z = (Q_D Q_B Q_A)_m (0 \ 0 \ 1 \ 1 \ 0 \ 1 \ 0 \ Q_C)^T$$




表 7 - 21 例 7 - 8 真值表

Q_D	Q_C	Q_B	Q_A	Z
0	1	1	0	1
0	1	1	1	1
1	0	0	0	0
1	0	0	1	1
1	0	1	0	0
1	0	1	1	0
1	1	0	0	0
1	1	0	1	1
1	1	1	0	0
1	1	1	1	1



$Q_B Q_A$		00	01	11	10
$Q_D Q_C$	00	×	×	×	×
	01	×	×	1	1
	11	0	1	1	0
	10	0	1	0	0
		Z			

(a)



(b)

图 7-33 例 7-8 实现 Z 的K图及逻辑电路

(a) K图; (b) 逻辑电路